Vsyn

Vsyn — компилятор языка программирования Си в Verilog. Разработка алгоритмов на языке Си значительно проще и быстрей, чем на языках описания аппаратуры. Vsyn - позволяет переносить логику написанную на Си в Verilog. Рекомендуется для разработчиков PLD (ПЛИС) FPGA систем.

URL's

• сайт: vsyn.ru
• презентация: на rsr.vc

Персоны

• Сергей Щеколдин -- руководитель проекта

Теги

• Отрасль: ИТ, Интернет, Mobile
• Стадия: Прототип

Факты

• 2014-04-06 :: регистрация домена.
• 201?-??-?? :: основание компании. Вложено ????.
• 2014-04-17 :: Получен рейтинг RSR — CCC Команда:1.0; Продукт:2.5; Эксперты:3.0; Финансы:0.0; Юр.вопросы:1.0; PR:0.0 действителен до 2014-10-14

Публикации

• Russian Startup Rating: присвоение рейтинга (2014-04-17)